دوره آموزشی HLS - Taksun
آموزش High-Level Syntheses در VIVADO
آموزش HLS، آموزش FPGA، آموزش VIVADO، آموزش High-Level Syntheses
1130
rtl,page-template-default,page,page-id-1130,page-child,parent-pageid-808,locale-fa-ir,mkd-core-1.1,woocommerce-no-js,ajax_updown_fade,page_not_loaded,,burst-ver-1.7, vertical_menu_with_scroll,smooth_scroll,grid_1300,woocommerce_installed,blog_installed,wpb-js-composer js-comp-ver-5.5.4,vc_responsive
 

دوره آموزشی HLS

تکسان مفتخر است اولین برگزار کننده رسمی دورهای برنامه نویسی نوین FPGA  در کشور است. این دوره ها شامل ZYNQ SoC و HLS می باشد که از سال ۱۳۹۴ به صورت عمومی برگزار می گردد.

از سال ۱۳۹۵ دوره آموزش HLS با همکاری دانشگاه علم و صنعت در این دانشگاه  برگزار شده است. در این دوره توصیف سخت افزار با زبان سطح بالا Cpp آموزش داده می شود. در این دوره علاوه بر سرفصل های اصلی HLS، مطالب جانبی دیگری در خلال کار  با HLS آموزش داده می شود که شامل کار با VIVADO، کار با باس های AXI و شبیه سازی و … می‌باشد.

به منظور افزایش حداکثری کاربردی بودن کلاس های آموزشی، همکاری با شرکت آرتمیش کاریا را آغاز نموده ایم. هنرجویان برتر بعد از گذراندن کلاس های آموزشی توسط این مرکز در صنعت های مختلف کشور جذب می شوند تا بتوانند در پیشرفت صنعت کشور سهیم باشند.

دوره ها هم به صورت حضوری هم به صورت برخط برگزار میگردد.

نکات:

  • تمرکز این دوره بر یادگیری زبان HLS و بکارگیری آن در محیط Block Design نرم افزار VIVADO و VITIS است.

پیش نیاز:

  • آشنایی مقدماتی با FPGA و یکی از زبانهای HDL
  • آشنایی مقدماتی با زبان C

هزینه دوره : ۵،۶۰۰،۰۰۰ تومان

ثبت نام :

ثبت نام دوره آموزشی HLS

سرفصل های آموزشی:

مقدمه ای بر FPGA و امکانات داخلی

  • معرفی روش ها و مفاهیم مختلف پیاده سازی در سخت افزار
  • نقد و مقایسه بین پروسسور ها، FPGA ها، پردازنده های DSP و GPU

بررسی و مقایسه برنامه نویسی C در FPGA و پردازنده ها

  • تفاوت کامپایل و سنتز
  • اجرای هم زمان و اجرای ترتیبی
  • سرعت اجرا
  • ماهیت کارکرد و نقش حافظه
  • محدودیت ها زبان cpp برای FPGA و HLS

نقد، نقاط قوت و محدودیت ها در HLS

  • امکانات HLS
  • مقایسه HLS و HDL
  • مزایای HLS
  • رویکرد های XILINX و Intel
  • معایب HLS

معرفی محیط نرم افزار HLS

  • معرفی محیط HLS
  • بخش های مختلف
  • ساخت یک پروژه جدید

روش های بکار گیری HLS

  • استخراج کد های HDL از برنامه HLS
  • استفاده از کدهای HDL سنتز شده در ISE
  • ساخت IP Core و استفاده از آن در VIVADO
  • اساخت IP Core برای MATLAB و استفاده در System Generator

Clock و Timing در HLS

  • مفهوم کلاک در بلوک های FPGA
  • تنظیمات کلاک در HLS
  • تخمین کلاک
  • سیگنالهای چانبی و کنترلی بلوک

ساختار داده ها و معرفی انواع متغیرها

  • انواع داده در FPGA
  • انواع داده در C
  • متغیر های خصوص HLS
  • آرایه ها
  • ساختارها
  • اشاره گرها

ورودی/خروجی ها، باس ها و AXI

  • معرفی باس محبوب AXI
  • انواع باس AXI
  • معرفی سیگنال ها
  • کار با AXI – LITE
  • کار با AXI – Stream

آرایه ها و چیدمان فضای حافظه

  • ساختار آرایه در C
  • ساختار آرایه در HLS
  • استفاده از Block RAM
  • استفاده از ROM
  • بهینه سازی سرعت و حجم در Block RAM و آرایه ها

حلقه های تکرار

  • حلقه های تکرار در HLS
  • انواع پیاده سازی حلقه های تکرار
  • امکانات و وابستگی ها در حلقه های تکرار

عملیات کنترل و ماشین حالت

  • نقش static
  • پیاده سازی State Machine با Switch – Case
  • بیان عملکرد در در حالت ماشین حالت
  • سیگنال های کنترلی در ماشین حالت

روش های پیاده سازی Data Flow, Pipeline, ….

  • مفهوم Pipe Line
  • مفهوم ِData Flow
  • مفهوم Flat و Unroll
  • پیاده سازی روش های مختلف

شبیه سازی

  • شبیه سازی C
  • Validation
  • شبیه سازی با VIVADO
  • نمایش سیگنال ها در شبیه سازی